BedRock

2022年9月20日已讀 6 分鐘

先进制程半导体需求测算

已更新：4月3日

半导体在我们的日常生活中扮演着十分重要的作用，手机、电脑、服务器、汽车等等都离不开大量的半导体元件。随着科技的逐渐进步，半导体的制程也从1971年的10微米（Intel 4004）进步到2004年的90纳米（Intel 奔腾4）、19年的7nm、20年的5nm以及今年量产的3nm，甚至是预计25年量产的2nm。先进制程的领导者也逐渐从Intel让给了台积电。那么，未来对先进制程的需求还有多少？我们将尝试在本文中回答这个问题。

本文来自于BEDROCK成员Jimmy，及其和团队讨论记录。

需求

先从需求侧说起。对先进制程需求最迫切的，主要是手机、电脑、服务器三大领域，而这几个领域里的公司数量有限，比如Apple、AMD、Nvidia等等。因此，我们可以从芯片的面积着手，计算出每家公司所需要的晶圆数量。

在开始之前，首先要弄清楚几个概念：

晶圆（wafer）：本文专指硅晶圆，薄圆片形。常用的尺寸有8英寸和12英寸。在先进制程中，基本上用的都是12英寸的晶圆，因此本文默认都是指12英寸晶圆。

晶圆（wafer）和裸晶（die）

图源：Wikipedia

裸晶（die）：晶圆经过光刻、刻蚀等程序后，变成了一个个具有同样电路结构的小块，就叫做裸晶，上图中的一个个小方块就是裸晶。

Gross Die Per Wafer：一个wafer最多可以切多少个die。由于靠近边缘的部分没法利用，所以不能直接用wafer的面积除以die的面积，而是要用一个在线计算器：

Die Per Wafer (free) Calculator - Trusted by Amkor and GF

粗略计算的话也可以直接用以下公式，不过这样算出来的die数量会偏大：

其中d是晶圆的直径，S是die的面积。

Good Die Per Wafer：一个wafer最多可以切多少个能用的die。这里就牵涉到良率的概念，一般来说总良率=wafer良率*die良率*封装良率。为了简化计算，在本文中，我们只使用die良率，可以认为其他良率也包含在这里面了。

Apple

苹果对芯片的需求分为三部分：iPhone、iPad、Mac。

iPhone & iPad：

由于苹果在每年的秋季发布iPhone新产品，所以iPhone每年的销量实际上由前后两代产品组成。根据Omdia的数据，我们可以看出新旧产品的大概比例：

图源：Omdia

由此可以预测22及23年的iphone销售结构：

从22年开始，苹果采用了新的产品策略：每年的新iPhone中只有Pro版本会采用新芯片。因此，22年只有i14的Pro系列会采用4nm的A16芯片，23年只有i15的Pro系列会采用3nm的A17芯片。考虑到今年新产品发布后Pro系列更受追捧，我们假设Pro系列与非Pro系列的销量对比为2:1。

除了销量以外，还需要知道die的面积才能计算wafer需求。我们查询了苹果历代芯片的面积，发现当制程升级比较大时，die的面积会减小；当制程升级比较小时，die的面积会增加。据此，我们假设22年发布的4nm A16芯片面积相比于A15会增加20%，23年发布的3nm A17芯片面积会缩小10%。假设die的形状是正方形，则可以用计算器算出Gross Die Per Wafer。

此外，我们还假设了3nm的良率是75%，4nm和5nm的良率是80%。据此，就可以算出Good Die Per Wafer，并根据Wafer的单价算出每个芯片die的成本。再加上封装成本（约3美元每芯片），就是芯片的总成本，和大摩的数据很接近。

根据之前假设的苹果各机型iPhone销量和iPad销量（iPad芯片类型有A13，A15，M1，统一按照A15计算），可以算出每一年手机和平板所需的3nm，4nm，5nm，及7nm wafer数量，每年一共需要约600-800k片。

Mac：

同理，我们可以估算一下Mac需要用到的wafer数量。由于尚不清楚率先采用3nm的会是M2 Pro还是M3，我们分别做了估算，结果显示差别只有约10k 3nm wafer。

总之，我们算出来苹果21年需要5nm wafer 607k，7nm wafer 65k，再加上封装及其他类型芯片，则21年苹果占台积电营收约20%（实际上是26%），有6个点的误差，可能是因为良率、wafer价格、其他芯片占比等原因导致的。

22年，由于假设4nm wafer价格与5nm wafer价格相同，因此苹果对台积电的收入贡献有所下降。23年，随着苹果采用3nm节点，苹果的收入占比再次提升。由于23年只有下半年在销售3nm iphone，所以预计到24年苹果的收入占比会继续提升。

AMD

AMD于2017年推出了Ryzen系列处理器，从此开始了逆袭Intel的征程。近日，AMD发布了最新的桌面CPU产品Ryzen 7000，是全球首款采用5nm技术（台积电代工）的电脑CPU。采用和苹果类似的方法，我们估算了AMD的wafer需求及对台积电的收入贡献。

和其他公司不同的是，AMD使用了Chiplet技术，把一个芯片分为几个Chiplet，不同的Chiplet采用不同制程，从而减小了芯片加工成本。

AMD在CPU中主要分采用了两种Chiplet：CPU core Chiplet 和 I/O Die，它们使用的制程是不一样的。一个CPU core Chiplet有8个核心，因此根据CPU型号不同，一个CPU里面会包含一个（8核及以下）或两个CPU Chiplet（8核到16核），以及一个 I/O Die。

Source：Company Presentation

Zen 2 CPU Chiplet采用了TSM 7nm，面积大约是 72 mm²；I/O Die是GlobalFoundries 14nm，面积是125 mm²。

Zen 3 CPU Chiplet采用了TSM 7nm，面积是83.736 mm² ；I/O Die是TSM 12nm，面积是124.29 mm²。

最新发布的Zen 4 CPU Chiplet采用了TSM 5nm，面积是71 mm²；I/O Die是TSM 6nm，面积尚未披露。

因此，根据AMD每年的CPU出货量，我们可以估算出所需要的5nm和6nm wafer数量。对于服务器芯片，我们假设其毛利和电脑CPU相同，也就是服务器所需求的wafer数量正比于收入规模。

最终，我们算出来23年AMD需要298千片5nm wafer和337千片6nm wafer，对应台积电收入9%。考虑到封装花费及其他业务如游戏机芯片等，这个比例肯定是低估的。

Nvidia

Nvidia的GPU芯片产品线要稍微复杂一些，其die面积随着型号不同而变化：

RTX20XX系列，TSM 12nm，die面积从低端到高端有3种型号：445，545，754，取中值545

RTX30XX系列，Samsung 8nm，die面积从低端到高端有4种型号：276，393，496，628，取496

根据GPU销量数据，可以算出2023年PC的5nm wafer需求568k。2022年，PC GPU的出货主力还是30XX系列，由三星代工，因此对台积电营收没有贡献。

Datacenter GPU近两年的增速很快，而且从2022年开始就已经交给台积电代工。我们查找了datacenter GPU的die size，发现其单位面积的售价远高于gaming GPU，因此给了datacenter GPU 300%的溢价。在22和23年，其需要的5nm wafer数量分别是317k和469k。

总之，22年Nvidia只需要317k的台积电5nm wafer，23年增长到了1037k，主要是由于gaming GPU从三星代工转换成了台积电代工。Nvidia对台积电的营收贡献也从6%增长到了17%。

值得注意的是，我们在计算时用的面积不一定是GPU出货量的平均面积，因此算出来的需求可能是高估的。此外，NVDA发布40XX系列GPU的时间还未确定，需要进一步跟踪。

Intel

和AMD、Nvidia不同，Intel是IDM模式，即设计和加工都是自己做。但是，预计23年发布的14代酷睿CPU（Meteor Lake）将会采用Chiplet设计，由台积电代工一部分芯片。之前的传闻是台积电会代工生产GPU部分，采用3nm工艺，考虑到3nm带来的晶体管密度提升，我们假设GPU面积占整体CPU芯片的10%，那么就是67k 12寸wafer，占台积电营收的2%。但是，近日Intel说GPU会采用台积电5nm，SOC会采用台积电6nm，其面积分别为20%和40%左右。据此，我们可以算出23年Intel将会贡献台积电6%的收入。至于能否达到，就取决于14代酷睿能否及时发售了。